（原标题：光子芯片，20年！）
公众号记得加星标，第一时间看推送不会错过。
来源：编译自nature。
在过去的几十年里，从互联网的出现到功能不断增强的便携式设备的小型化，数字电子技术在所有技术突破中都发挥了至关重要的作用。尽管它们持续推动着技术创新，但某些需要超高带宽和性能的应用表明，它们需要互补的新兴技术。光子学尤其适合于此，它利用光以最小的延迟处理大量信息。
光子集成电路 (PIC) 的可扩展性正在快速发展，越来越多的执行器提升了性能，并扩展了其在不同领域的应用。
本研究分析了二十年来的光子集成电路的发展，提炼出指导光子学发展的可扩展性规律，该规律每两年翻一番，并预测 PIC 中的执行器数量将在六年内从数百个增加到 105个。我们还探讨了关键挑战，并强调了电子学、软件和光子学之间的关键协同作用，这将决定大规模光子处理器的市场渗透率和行业影响力。
介绍
研究、技术和经济的独特结合使电子芯片的使用和应用变得普遍和普及。过去 60 年来，架构、设计和制造工艺方面的重大技术突破以及通用技术相互促进的经济周期，实现了从专用集成电路到处理能力不断增强的通用电子可编程设备的转变。然而，在过去十年中，现有和新兴的应用领域一直在突破集成电子技术的极限，要求在带宽、速率、小尺寸和功耗、可扩展性、多功能性和适应性方面具有越来越高的信号处理和计算能力。一些驱动技术的例子包括 5G/6G 通信、物联网 (IoT) 车对车通信、高科技医疗、人工智能、神经形态和量子处理。
虽然电子集成在过去五十多年里稳步发展，但纳米级的基本物理极限（例如量子效应）正日益挑战其成本效益的未来发展。这导致向复杂的特定应用引擎（如图形处理单元（GPU）或定制人工智能（AI）硬件）的重新转变。此外，这些应用中的大多数都需要电子设备与互补技术协同工作，以满足短期和中期需求。
集成光子学是实现这一目标的理想选择。
这种能够生成、处理、分配和检测光信号的技术具有互补特性（大带宽、低延迟、低损耗和通过波长复用实现的并行性），并且可以集成在芯片上。通过集成光源、波导、调制器、无源元件和光电探测器，集成电路已被证明可成功应用于无数领域，但只有收发器和数据中心互连等少数领域具有足够的制造量，以证明高昂的非经常性工程成本是合理的，包括晶圆厂基础设施、装配工艺开发和产量优化。
与电子学的发展轨迹相似，软件定义光子学作为硬件配置的创新范例出现。通过协调多个执行器的控制，这些系统可以精确控制芯片内光的路径和特性。这种多功能性产生了一系列架构，旨在满足不同的应用需求，充分利用其预期的功能和适应性。值得注意的是，中等规模的处理器在微波光子学、机器学习推理硬件的信号加速以及量子和光信号处理等领域展现出巨大的潜力。然而，当前的中等规模光子处理器往往达不到新兴应用所需的系统级复杂性和功能灵活性。这种差距源于硬件和软件限制的结合——例如有限的光学端口数量、信号衰减、重新配置速度、易于集成的应用程序编程接口——这些限制因用例而异。
弥合这一差距需要向大规模集成过渡，即具有数万个执行器、可扩展性能、校准策略和针对通信、网络和计算等特定应用领域定制的软件定义控制堆栈的光子处理器。
在本文中，我们旨在深入探讨未来几年将影响光子学发展的可扩展性规律，以及这种预期集成度将如何满足市场需求的潜在应用。首先，我们将光子执行器定义为所有处理器共享的关键原始元件；其次，我们概述了中型、大型和超大规模光子电路的可扩展范围。在此背景下，我们预计在未来六年内，光子电路将从目前集成数百个执行器的电路过渡到容纳10 ^5个执行器的电路。最后，我们识别并分析了光子技术必须面对的主要挑战，以及这一趋势对多个市场和用例的影响。
结果
光子集成处理器
光子回路可以通过对其光子致动器 (PA) 进行适当控制来重新配置。在这些元件中，光波可以根据材料折射率实部或虚部的修改而发生相移或衰减。光子致动器可与功率分配器和组合器组合以形成可编程单元 (PUC)，例如 2×2 马赫-曾德尔干涉仪 (MZI)、环形谐振器 (RR) 或交叉阵列（参见图1a）。与其他无源元件一起，它们作为在综合光学系统核心内构建更复杂光子回路的基本模块。
在本研究中，我们关注 PA 的数量，因为它们在添加功能和实现 PIC 重新配置方面发挥着至关重要的作用。该分析还提供了有关如何发展电输入和输出 (I/O) 和封装策略以有效应对可扩展性挑战的宝贵见解。图1b展示了光子集成处理器的概览，包括将光耦合到芯片中的光学扇入和扇出级，以及利用调制器和光电探测器的高速射频 (RF) 信号可选接口。
在这些系统中，控制电子器件负责整体协调，通过直接控制每个光子执行器来提供系统级功能。然而，需要强调的是，每个功率放大器 (PA) 的调谐控制和精度各不相同，这可能会影响光子系统的性能并限制其可扩展性。
图 1：光子集成电路描述
a光子致动器的定义和不同类型的可编程单元。
b光子处理器的示意图，包括光学 I/O 和用于驱动、监控和高速处理的电子设备。
c光子处理器的架构与其可重构性和可扩展性水平有关。
d用于各种应用的光子芯片示例，从左到右、从上到下排列，可调波束形成器（160 个 PA）、通用射频处理（576 个 PA）、偏振不敏感开关（2048 个 PA）、大规模激光雷达（12480 个 PA）、神经形态计算（176 个 PA）、波长选择开关（64 个 PA）、可编程拓扑处理器（300 个 PA）和矩阵乘法器（8320 个 PA）。图片经给出的参考文献许可拍摄。
根据架构、可重构性和预期功能，光子处理器可分为四大类：专用光子集成电路 (ASPIC)、交换机、前馈网格和通用处理器（见图1c）。ASPIC 的设计目的并非实现可重构性，而是实现波束形成、滤波或微波光子链路等固定功能。虽然 ASPIC 通常是刚性的，但有些类似光学相控阵的器件通过密集集成移相器提供了高可扩展性。ASPIC的其他示例包括波束形成器、微波光子链路和可重构滤波器。交换机通过固定网格架构实现动态光路由，从而提供更高的可重构性。这些系统模拟电子交换结构，可通过编程来控制信号路径，而无需修改核心硬件。前馈网格使用具有可控幅度和相位的级联干涉仪实现数学变换。它们支持复杂的信号处理任务，但需要复杂的校准和控制系统 。通用处理器提供了最高的灵活性，能够通过可编程的、通常是循环的干涉仪光子网格模拟其他架构。
虽然它们用途广泛，但由于控制复杂性和硬件开销的增加，它们面临着可扩展性的挑战。图1d展示了所有四个类别的代表性芯片示例，包括可调谐波束形成器、通用射频和拓扑处理器、大规模开关、密集集成的相控阵和用于人工智能加速硬件的矩阵乘法器，集成密度从几百个执行器到几千个不等。
可扩展性趋势
与电子领域晶体管的演变类似，光子执行器的尺寸也在不断缩小，从而可以实现高密度集成并增强大规模处理器的功能。图2a显示了这一时间演变过程，显示过去二十年中光子执行器的数量呈显著的指数级增长，大约每两年翻一番。这一趋势与电子领域的发展轨迹相符，正如摩尔定律 50 多年前所描述的那样。如今，光子处理器属于所谓的大规模集成 (LSI) 工艺，单个芯片中采用 500 到 20,000 个执行器。根据这一趋势，预计到2028年左右，将实现超过20,000个执行器的超大规模集成（VLSI）。此外，到2032年左右，光子技术预计将支持集成多达105 个功能执行器，这将是整个生态系统的重大进步。
图 2：光子处理器的时间线
a每年光子执行器数量的变化以及与电子设备相比的指数拟合。我们观察到光子执行器的数量每 24 个月翻一番。拟合考虑每年最多使用三个执行器。阴影区域突出显示了中等规模集成 (MSI) 从 10 到 500 个执行器的集成裕度、大规模集成 (LSI) 从 500 到 20,000 个执行器的集成裕度、超大规模集成 (VLSI) 从 20,000 到 1,000,000 个执行器的集成裕度以及超大规模集成 (ULSI) 超过 1,000,000 个执行器的集成裕度。
b多年来不同类型的光子处理器架构的执行器数量的演变以及c显示光子执行器年度分布的箱线图。重点介绍了四个值得注意的例子：（1）第一个大规模 32×32 开关（SW-32×32，具有 2048 个 PA），（2）第一个大规模极化不敏感 32×32 开关（PI-32×32，具有 2048 个 PA），（3）迄今为止最大的集成相控阵，具有 128×128 配置（PA-12480，具有 12,480 个 PA），以及（4）最高矩阵尺寸乘法器，64×64 网格（MAC-64×64，推断总数为 8320 个 PA）。
图2b说明了处理器架构的进展，展示了它们多年来对光子执行器扩散的直接影响。2005 年至 2010 年间，出现了简单的 PIC，集成了不到 50 个执行器，可重构性有限，主要侧重于光学滤波、可调延迟线和小规模相控阵等应用。
在接下来的五年里，交换架构引起了越来越多的关注，并迅速成为集成执行器数量最多的 PIC。2015年，Tanizawa等人展示了一种32 ×32片上光开关，具有 1024 个可调 MZI 和 2048个集成执行器。到同年，出现了两种新的处理器架构，分别采用前馈网格和通用架构。可编程程度显著提高，从而实现了硬件加速器的光学矩阵乘法或量子信息处理等新应用。
2017年，Shen 等人发表了第一篇关于神经形态计算的论文，该论文使用可编程 PIC 和一个包含 176 个热光执行器的前馈处理器。最近，在 2023 年，Wang 等人报道了一种量子光子装置，该装置具有 4000 多个无源和有源元件以及 216 个执行器。同样，在 2023 年，Pérez-López 等人推出了迄今为止最大规模的通用处理器，具有 304 个光子执行器阵列，并展示了其在先进射频应用方面的威力。
到目前为止，据我们所知，具有最多光子集成执行器的可编程处理器是 Zhang 等人报道的具有 12,480 个基于 MEMS 的器件的相控阵。然而，值得注意的是，可扩展性在某些应用中比其他应用更重要，例如，在实现用于计算的大尺寸矩阵乘法、光网络中的高基数开关或大规模量子处理器时。
因此，遵循这一趋势至关重要，特别是在高级集成将允许光子技术渗透到新市场的领域。另一方面，图2c详细显示了数据点收集的时间线（以箱线图表示）其中，异常值中重点介绍了四个大规模集成的代表性案例。最常用的配置是热光执行器，因为它具有低损耗、高可靠性和大批量生产的优势。值得注意的是，基于 MEMS 的垂直耦合器可以与交叉阵列和相变材料 (PCM) 集成，从而实现高密度集成，尽管它们的稳定性和可靠性较差。
挑战与局限性
为了跟上光子学的发展趋势，必须仔细考虑和克服几个方面和挑战。光子学中的主要问题之一是芯片耦合、传播和光子元件的插入损耗可能造成的光损耗。图3a说明了 PUC 损耗随光子致动器数量变化的当前演变情况。图中显示了绝缘体上硅 (SOI)、氮化硅 (SiN)、磷化铟 (InP) 和二氧化硅等材料平台。结果表明，随着致动器数量的增加，每个 PUC 的损耗会降低，这对于实现高密度集成至关重要。
具体而言，大多数涉及超过 103 个致动器的处理器报告的 PUC 损耗在 0.3 到 0.5 dB 之间。在未来几年，对于某些应用，对于超过 104个光子致动器的集成，必须将 PUC 损耗降低到 0.15 dB 以下，尽管其对整体系统性能的影响取决于架构。此外，需要进一步优化制造工艺，以减少光波导中的传播损耗并改善光纤到芯片的耦合。
图3：光子处理器的趋势
a可编程单元的插入损耗（单位：光子执行器数量）。标出了相对于执行器数量具有最高值的两个数据点。随着执行器数量的增加，损耗有所改善。
b处理器每平方毫米的功耗。由于执行器能效的提高，虚线包络线表示每面积功率的降低。c 基于谐振器、马赫-曾德尔干涉仪、高密度相控阵和其他：基于 MEMS 的交叉阵列、PCM 和双模波导的不同 PUC 的年执行器密度。
d材料平台随执行器数量和概率密度表示变化的箱线图，分别为上图和下图。
e不同电驱动技术随执行器数量和概率密度表示变化的箱线图，分别为上图和下图。
关于能耗，图3b显示了光子处理器的单位面积功率。数据并未显示出单位面积能耗的明显趋势。然而，值得强调的是，热光执行器多年来效率越来越高，如今能耗需求已达到亚毫瓦级。尽管取得了这些进步，但由于热调谐和稳定系统持续消耗功率，热稳定系统仍然是主要的能耗开销。
此外，随着越来越多的执行器集成到单个区域，对于依赖谐振结构的架构来说，精确的温度控制变得越来越重要，这对未来的发展提出了重大挑战。然而，单位面积功率水平仍然远低于目前电子产品中使用的水平，后者可能超过每平方毫米数百瓦。图3c显示了不同类型 PUC 的每平方毫米光子执行器的集成密度。马赫-曾德尔干涉仪 (MZI) 的集成密度较低，大约每平方毫米 20 个执行器，但它们可以提供对于大多数应用至关重要的宽带操作64。谐振器更紧凑，可以集成到更小的占用空间中，但它们的工作带宽限制在几纳米65并且芯片中存在热不稳定性。相控阵以及交叉波导和双模波导中的 PCM 和 MEM 提供了最高的执行器密度，大约每平方毫米 200 个执行器。
图3d、e分别显示了材料平台和作为光子执行器功能的电驱动。绝缘体上硅 (SOI) 和氮化硅 (SiN) 是光子元件更小型化的平台，可以实现更高的集成度70。此外，硅与薄膜铌酸锂等新型材料的混合集成，为缓解部分限制、显著减小尺寸或作为热光效应的可靠替代方案提供了一种有希望的途径。
在电子封装方面，探测技术可以测试带有几百个执行器的处理器，然后对数千个执行器进行引线键合，而倒装芯片和单片封装则可以驱动更多数量的执行器，单个芯片上执行器数量可超过104个。可扩展性不仅仅意味着将更多组件集成到芯片中，还意味着在保持所需的整体系统性能的同时实现这一点。
已经提出了几种方法来增强大规模处理器的可扩展性和稳定性，包括创新的 2.5D 封装的进步和开发新的矩阵寻址方案以减少 IO 。光子学和电子学的共同集成具有重要意义，特别是在光子芯片内直接集成电驱动器，这可以增强信号完整性并降低 I/O 复杂性。将驱动器 3D 集成到基板上的替代方法也有助于平衡系统级复杂性和制造工艺成熟度。
其他挑战源于固有的制造错误、操作值的波动、信号衰减和噪声，这需要对包含不断增加的单元格的电路响应进行动态控制和监控。在这方面，有几种方法可以通过采用容忍制造偏差的组件设计、电路级实现和可重构组件来开发容忍制造和容错处理器。
电信和传感应用
5/6G通信的进步正在突破传统网络的极限，向更高带宽、更低延迟和更低能耗迈进（图4 ）。在此背景下，用于频谱分配和处理的集成微波光子学（MWP）展现出显著的优势，例如可调谐性、宽带操作、电磁抗扰性、节能和重量减轻。其他系统，例如激光雷达、光谱学或用于快速信号处理的集成逻辑门，也可以集成到芯片上，并在延迟、分辨率和灵敏度方面取得令人欣喜的成果。
图 4：光子处理器的应用、可扩展性需求和市场
图4 图中展示了两个主要领域：数据通信和电信。前者涉及数据中心以及在光网络中使用光子处理器作为互连交换机，以及数字/量子计算（104 -10 5执行器）。后者则专注于5G-6G通信的电信网络、射频处理（10 2 -10 4执行器）和波束成形（10 3 -10 4执行器）。
对于这些应用，最常用的光子处理器架构是基于光学相位阵列、光束形成网络和 MWP 链路的 ASPIC，从而使具有 10 秒到 1000 秒执行器的解决方案可以投入市场。有几个非常大规模的光子芯片充当相位阵列的例子，其中一个实现了超过 10,000 个执行器，以及具有大孔径角的紧凑尺寸低功耗可重构波束形成器。相位阵列的低复杂度允许非常高的密度集成，因为只需要移相器，并且在大多数情况下，这些可以用非常紧凑尺寸的掺杂硅加热器来实现。
相比之下，波束形成网络和 MWP 链路分别需要实时延迟线和大型光学高速调制器，这阻碍了密集集成和大规模开发。最后，另一个可能受益于这种可扩展性的应用是软件定义网络，其中未来的相干兼容产品需要可编程光交换和具有高级可编程性的可重构光分插复用器。
光网络和互连应用
受云端应用和大数据分析中生成模型持续处理需求的推动，数据中心网络和人工智能基础设施的数量和规模呈指数级增长。每个数据中心的核心依赖于数千台服务器及其互连层。根据所选架构，网络聚合数十万个电光收发器，通过点对点连接将电子开关互连。此外，预计数据中心的电力消耗将在 6 年内从全球总发电量的 3%（0.6% 与数据移动有关）增长到 10%（3% 与数据移动有关）。
在此背景下，光互连（图4）已成为混合网络的一种解决方案，逐步占领了从数据中心间到数据中心内（机架间和机架内）的部分通信通道。
近年来，芯片间互连因其在电子核心之间提供大带宽连接而备受关注。虽然它在单核性能受限的情况下提供了一种扩展方案，但需要解决与电子核心的协同设计问题，这在短期内限制了其市场渗透率。
此外，现有的电子解决方案能够实现GPU单元之间机架内连接，并具有非常大的带宽，这也阻碍了光子解决方案在不久的将来的发展。相反，许多研究已经探讨了光电路交换的优势，以补充现有的数据通信和人工智能系统，从而支持通过更灵活、可升级和可靠的基础设施传输大数据流。
虽然电子交换机和收发器稳步发展以支持不断增长的数据速率，但信道速度的增长却落后于需求的增长。因此，现代系统越来越依赖波长复用和空分复用，这需要大量的光端口和电端口。这带来了巨大的成本和可扩展性挑战，包括端口密度有限以及灵活性降低，难以适应未来的数据速率和调制格式要求。
要使集成光学技术渗透到数据中心和人工智能系统互连中，需要应对 3 个关键的耦合挑战。首先，应在组件、电路和系统级别降低光损耗，以匹配现有基于 MEMS 的解决方案的 1 dB 损耗。虽然我们预计这将在 8 到 10 年内实现，但为了更早地实现零损耗解决方案，引入中等增益（4 到 10 dB）和低噪声（<5 dB NF）的光放大阵列可以实现可扩展的增长。其次，为了支持更高的基数（128-256 个端口）并支持无阻塞交换方案，电路需要集成大约 104-105个光子执行器，这对系统集成和控制处理提出了挑战。
虽然我们预计这是在中长期实现的，但 103个执行器数量级的低基数交换机（32-64 个端口）在短期内是一个真正的解决方案，它们可以在数据中心的多个领域得到应用。第三，结合前一点，这些执行器可以以微秒甚至纳秒级的重构速度工作，以满足数据中心内部重构的性能要求。在软件方面，生态系统需要不断发展，以适应光路交换和电子封装交换的共存，从而受益于更高速的重构，并最终提高整体数据处理和网络性能。
光计算应用
过去十年，工业界和学术界都投入了大量精力研发光驱动集成计算机处理器（图4），以期在低延迟和低功耗方面取得优势。然而，结果表明，该技术在集成密度、可重构性和吞吐量扩展趋势方面尚未赶上电子技术。
在大多数情况下，用于计算的光子硬件加速器的核心是光学矩阵乘法器。有几种架构已经展示了这方面的能力，包括前馈干涉仪、环状阵列网络和衍射神经网络等。前馈网格是最常用的计算配置，因为它们可以可靠地乘以大矩阵。然而，与数字电子乘法器的竞争需要在速度和矩阵大小之间进行根本的权衡。要达到实用的性能水平，需要多个能够处理大于 256×256 或 512×512 矩阵的处理核心，这又需要集成 104到105个光子致动器。这带来了重大的开发挑战，包括复杂的封装、光学元件的精确校准、以及对亚微秒级重构速度和高速（1 GHz）调制阵列的需求。如趋势预测所示，光子技术在短期和中期内尚无法实现如此高密度集成度。当前电子产品的集成密度比当前的光子解决方案高出 4 到 5 个数量级，并允许在 GPU 等多核中并行化。
此外，光子技术并不能显著节省功耗，因为它主要由内存数据移动主导，而该领域的光学解决方案尚未被证明是成功的。每秒浮点运算次数每两年增加 3 倍，而内存互连带宽在同一时期仅增加 1.5 倍。此外，尖端人工智能模型的规模已大大超过 GPU 内存容量，使数据中心成为计算单元的新标准。
最后，与大多数电子产品中灵活的精度配置相比，由于过度损耗、光功率预算和信噪比，光学计算的位精度被严格限制在 4 位或 8 位。这仅适用于AI推理中的特定情况，因为其他应用（例如训练、图像处理和量子计算）需要超过16位的更高精度。诸如微调、量化感知训练和流水线等训练解决方案对于解决光子AI处理器中低精度和计算限制的挑战至关重要。
PIC 的可扩展性及其带来的性能仍然是光子处理器在数字计算任务中面临的关键挑战。对于这类处理器，大多数限制来自于编码-解码策略以及基于快速调制器和光电探测器的终端节点。缓解其中的一些挑战需要架构和算法策略，而这些策略在某些情况下会削弱光子处理器的固有优势。值得注意的是，光子编码不同于传统的数字电子技术，因为它的精度由单独的控制系统决定。然而，本文的重点是直接比较不同应用中的光子硬件组件。
总而言之，某些应用空间可以避免与数字电子计算直接竞争。
首先，输入/输出信号位于射频或光域的应用，例如基站计算或卫星地面站。
其次，专用量子计算机和伊辛机仍在努力寻找其利基应用空间。极低的损耗要求平台在低损耗设计和晶圆制造方面具有超越最先进的性能。
当然，远非与电子解决方案竞争，我们预计模拟输入和小规模乘法器可以真正利用光学计算优势的利基应用。
此外，非线性光学处理在处理复杂信号和高速光纤通信的光网络以及在光学神经网络中实现激活功能方面起着关键作用。
在本文中，我们分析了过去二十年来大规模光子处理器的演进，揭示了最具前景的应用市场及其需求。光子芯片正经历着与几十年前电子技术类似的指数级增长趋势，每两年执行器数量就会增加一倍，达到惊人的增长速度。这种集成度在带宽密度、能效和延迟方面具有显著优势，使光子处理器成为下一代通信和处理系统集成的有力补充。
具体而言，我们预计光互连将成为光子技术能够发挥关键作用的主要应用领域之一，尤其是在下一代数据中心和人工智能/机器学习基础设施领域。光路交换机可以提供透明的解决方案，以适应不断增长的大带宽需求和调制格式。
此外，光子技术正在快速成熟，可以开发出包含数千个执行器并可大规模部署的大规模处理器。光子技术的进步不仅仅依赖于执行器数量的增长。电子技术、软件和光子技术之间的协同作用是推动该技术市场渗透的关键。这种共生关系最终将决定大规模光子处理器在整个行业解决当代挑战中的作用。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4118期内容，欢迎关注。
加星标第一时间看推送，小号防走丢
求推荐
科元网提示：文章来自网络，不代表本站观点。
